スレッド表示 | 新しいものから | 前のトピック | 次のトピック | 下へ |
投稿者 | スレッド |
---|---|
webadm | 投稿日時: 2006-7-23 12:18 |
Webmaster 登録日: 2004-11-7 居住地: 投稿: 3068 |
秋月でFETとか購入 とりあえず店頭で見つけたものだけ購入
2SK2062 これだけでも十分な気がする、スイッチングが一番高速 2SC3325 バイポーラートランジスタでスイッチングが速そう 2SC4116 これは失敗かな、2SC1815と対して性能変わらず FDS4675 Pチャネルだけど出力側のバッファに使えるかな NDS9936 出力側のバッファ用かな NECのFETはちょっと目が届くところに無かったのか見落としたのか、忘れていたのは確か。とりあえずはまたの機会。 それにしてもチップトランジスタは小さい。評価するにもどうやってブレッドボードにつなぐかが問題。リード線を半田付けするしかないかな。それにしても小さすぎ。 |
webadm | 投稿日時: 2006-7-23 21:37 |
Webmaster 登録日: 2004-11-7 居住地: 投稿: 3068 |
2SK1062は使えなさそうだ まず2SK1062から試してみようと付属のデータシートを眺めていたら驚愕の事実が発覚。
ゲート閾値電圧がMin 2vとあるではないか。 つまりゲート電位が2V以上ないとOnしないというわけである。 ううむ1.8vまでの入力バッファ用には使えない。入力がTTLレベルの出力バッファとしては使えるかも。 |
webadm | 投稿日時: 2006-7-23 23:26 |
Webmaster 登録日: 2004-11-7 居住地: 投稿: 3068 |
むうちっとも高速じゃない とりあえずゲート閾値電圧が低めのDual NチャネルMOS FET NDS9936を評価してみることに。
なんとか苦労してリード線を半田付けしてブレッドボードに単純なソース接地バッファ回路を構成し入力に1MHzの矩形波を与えてみた。 結果は予想にもしない出力波形だった。 ほとんどONしっぱなしだ。 今度は入力周波数を1桁下げて100kHzにしてみたらなんとか矩形波が出力に出てきた。 なるほどバイポーラートランジスタと違ってほぼフルスイングになっている理想的なスイッチ特性が見られる。しかしONは速いがOFFがえらく遅い。これが速い周波数で問題になる原因だ。 もしかしてNチャネルMOS FETの宿命なのか。 それにしても期待を大きく裏切られた結果となった。 |
webadm | 投稿日時: 2006-7-24 4:17 |
Webmaster 登録日: 2004-11-7 居住地: 投稿: 3068 |
どうやらNMOSの特性らしい いろいろ調べると確かにゲート電位を観測するとゲート電圧が閾値を超えるまでは入力と一致しているが閾値を超えた以降はまるでFETがコンデンサーに化けたようになだらかなチャージカーブを描いている。
このコンデンサーはOFF時にどんなにゲートとソース間に抵抗で終端しようとも放電特性は変化せず一定の時間で電荷が降下していく。これが応答周波数の上限を下げている要因である。 NMOS FETはどうやらゲート電位とドレイン・ソース電流がリニアな期間は理想的な動作をするものの、一旦ドレイン・ソース電流が飽和してしまうとコンデンサ的な動作をすることになるらしい。 そのキャパシタンス特性がデータシートにも載っている。この値が大きいと動作周波数が低くなる。 まだ2SC1815Yの方が1MHzでも余裕で動くのになんたることだ。 このFETはデータシートに書かれている通りやはりスイッチング電源用(スイッチング周波数が数十kHz程度)なのだろう。 |
webadm | 投稿日時: 2006-7-24 5:28 |
Webmaster 登録日: 2004-11-7 居住地: 投稿: 3068 |
シミュレーターは正しかった 実を言うと先のNMOS FETの1MHzでのスイッチング出力波形がおかしいのは事前にシミュレーターで既に見ていた。
その時はFETのモデルが不適切なのだろうとそれ以上調べなかったが、実は正しかったのだった。 元々大きな電流を流せるNMOS FETの場合はチャネル面積を増やしてON時の抵抗を少なくしているが、反面飽和時に大きな容量性効果を生み出してしまう。 LSIの内部のMOS FETは電流は流す必要が無いので最小限のチャネル面積だけなので容量効果も少なく高速にスイッチする。 はたしてどうすればいいのか。とりあえず他のFETも評価してみよう。 |
webadm | 投稿日時: 2006-7-24 10:39 |
Webmaster 登録日: 2004-11-7 居住地: 投稿: 3068 |
ソースフォロアの波形 今度はソースフォロア回路で試してみた。
1MHzの入力でもかなり角が取れてしまっているがなんとか矩形波を保っている。レベルがバイポーラトランジスタと同様にフルスイングとはならない。 CQ出版の定本続トランジスタ回路の設計ではうまいこと縦軸を5V/DIVにしているので波形の丸みが目立たないが、そこで使われている2SK612と今回使用したものとは似たような特性なのでこんなもんなのだろう。2SK612の方が入力容量が少し少ない分丸みが少ないかもしれない。 |
webadm | 投稿日時: 2006-7-25 10:06 |
Webmaster 登録日: 2004-11-7 居住地: 投稿: 3068 |
MITOUJTAGでも1.8v動作OKになった ふと思いついて、入力バッファの出力段ぐらいならプリンターポートの空き出力ピンの出力電力で駆動できるのではとつなぎ変えてみた。
すると1.8vでもMITOUJTAGで問題無くプログラミングできるようになった。 ターゲットを1.8vで動作させた際のパラレルポートのTCK立ち下がりからパラレルポートへのTDO立ち上がりのタイミングを観測してみると以下の様にMAXレベルに多少の変動はあるものの十分速い段階で安定して閾値を超えるようになった。これによってMITOUJTAGがTDOをサンプルするタイミングでも誤りが生じることが無くなった。 ちなみにMAX IIはどれぐらいまで電源電圧さげられるか試してみたところ、3.3vから徐々に動作電圧を下げていくと1.2vまでは動作し続けることを確認。もちろん拙作のプログラミングケーブルを使ってサンプル動作は可能。ただし書き込みをしてみたところ正常に書き込めなかった。それと1.5v以下になると内部のクロックの周波数が落ちてくるようでautosigの出力波形のパルス幅が長くなっていた。1.8Vではすべて正常で書き込みも問題ない。 ケーブル自体は1.2Vまでは使えそうである。試すデバイスが無いのが残念。 |
webadm | 投稿日時: 2006-7-29 5:43 |
Webmaster 登録日: 2004-11-7 居住地: 投稿: 3068 |
PチャネルMOSの場合 今度はFDS4675 PチャネルMOSを評価してみた。
FDS4675はパッケージがSO-8(8pinフラットパッケージ)だがFETは1個しか入っていない。 リード線を継ぎ足してブレッドボード上でソース接地回路を組んで入力を与えたみた。まずは1kHzから。 この程度ならわずかしか遅れは目立たない。ON時(OUTPUTがL->H)は速いがOFF時は遅れが見える。入力レベルは5Vフルスイングではないがこれ以上レベルを下がってしまうとFETが完全にOFFしない(ゲートとソース間の電位差が2vを超えるとONし始めてしまう)。 入力周波数を上げていくと元々大きい遅延部分が目立ってくる(遅延時間そのものは変化しないがOFFが遅れるので次ぎのONまでの時間が周期が短くなるにつれ短縮してしまう) どんどん周波数を上げると100kHzぐらいで遂にONしっぱなしの状態となってしまう。 NチャネルおよびPチャネルどちらも単独では高速なスイッチイングには向いていないことになる。 ならばNチャネルとPチャネルをトーテムポール接続したCMOSバッファを構成するしかない。シミュレーションではCMOS接続により違いの欠点(OFF時に大きな遅延が生じる)を他方が補う(ONが速い)ことによって立ち上がり立ち下がりとも高速にできる可能性がある。 これがCMOS回路での波形である。一見して立ち上がりも立ち下がりも遅延が無いように見える。しかし実際にはNチャネルMOSとPチャネルMOSが同時にONになっている期間があるため電流制限を入れないと貫通電流により両方のFETが高熱を発してしまう。周波数を上げると入力の立ち上がりのタイミングで遅延が大きいことがわかる。周波数を上げなくても入力の立ち上がりでトリガーして掃引を速くしていけば同じ様に出力の立ち下がりが遅れているのが見える。この遅れは一定なので周波数が高くなる度に一定時間内の比率が大きくなりFETで損失する電力が比例して増える。 急激な貫通電流パルスの影響でブレッドボード基板の電源配線インダクタンス分で昇圧回路となり電源より高い電圧が出力に出てきている。電流制限抵抗を入れないと安定化電源の最大出力電流まで流れてしまう(ほぼ短絡と同じ) これはPチャネルとNチャネルで特性が異なるためで違いにコンプリメンタルなペアを使用すれば貫通期間は最小限になると思われる。 ううむ一筋縄ではいかないか。 |
webadm | 投稿日時: 2006-7-29 10:55 |
Webmaster 登録日: 2004-11-7 居住地: 投稿: 3068 |
実験用電源 今回CMOS回路を実験する前にあらかじめ大きな貫通電流が流れることが分かっていたので実験用電源の定電流設定を1Aにして行った。
低い周波数であれば電源の電流表示は0.00AなのだがFETはチンチンに熱くなる。周波数を上げていくと表示される電流値が大きくなり0.99Aで定電流制御がかかりそれ以上は流れない。これが実験用安定化電源(CVCC)のありがたみ。 むやみに大きな電流を流せるスイッチング電源とかを使ってしまうと素子が壊れるまで電流が流れ、果ては電源配線が燃えてしまうということもある。 そういう意味で実験回路や最初に火入れする試作基板とかは実験用電源で電流制限付きでやったほうがいいのだろう。 昔よく開発用の試作基板が燃えたとかいう話を流れ聞くことがあったが、そういうところは実験用電源とかを使っていなかったのだろう。 電源といえば昔500AとかいうDC電源を使ったコンピューターを見たことがある。電源回路はさながら重電機器のように大きな厚い銅板で配線されていた。スイッチング電源なので電源そのものは小さく、とても不思議な感じがした。 |
webadm | 投稿日時: 2006-7-29 20:52 |
Webmaster 登録日: 2004-11-7 居住地: 投稿: 3068 |
NC7SZ125 TinyLogic UHS Buffer with 3-STATE Output 今朝届いたXilinxのPlatform Cable USBのデータシートを眺めていたら慟哭の新事実が判明。
出力バッファにフェアチャイルド製のNC7SZ125という3-STATEバッファICが使われていると書かれている。 見ると電源電圧が1.65-5.5vまで対応しているという。それに遅延もごくわずかなので24MHzとかのTCKまでサポートできるという。 みんなこれ使っているのね。 自分で作るのが本当にアホに見えてきた。 一応Platform USBケーブルはターゲット電圧5vにも対応しているけど出力レベルは3.3vのまま。5v品でもロジックレベルはCMOSじゃなくTTLだろうからそれで十分だけどね。 はたしてこのICは手に入るのか。内藤さんのところの新しいUSB JTAGケーブルもきっとこれを使っているに相違ない。ならば入手可能性はあるのかも。調べてみよう。 |
« 1 ... 3 4 5 (6) 7 8 » |
スレッド表示 | 新しいものから | 前のトピック | 次のトピック | トップ |
投稿するにはまず登録を | |