フラット表示 | 前のトピック | 次のトピック |
投稿者 | スレッド |
---|---|
webadm | 投稿日時: 2008-10-23 13:42 |
Webmaster 登録日: 2004-11-7 居住地: 投稿: 3095 |
【5】RC結合形FET増幅回路 次ぎは電子回路の等価回路を用いた解析問題。
図は電子回路の参考書に必ず登場するおなじみの接合型FET一石ソース接地型増幅回路。 上の電子回路と下の等価回路の対応では題意上無視できる部分は省かれている。Ccはカップリング・コンデンサ(もしくはキャパシタ)、Rgはゲート抵抗、Rsはソース抵抗、Csはソースバイパスコンデンサ、Rlは負荷抵抗、Rgは次段のゲート抵抗、Ciは次段の入力容量と思われる。 入力段のCcとRgはDCブロッキングとハイパスフィルタとして機能する、またRsはゲートソース間バイアス電圧へのフィードバック回路を生成する、それらは題意には関係ないので等価回路では簡略化のため省略されている。FETは相互コンダクタンスgmとゲートソース間入力電圧E1の積で決まる定電流源と内部ソース・ドレイン間抵抗Rdそれに出力容量Coが並列接続された等価電源回路に置き換えられている。それに負荷抵抗Rlが接続され、負荷の電圧降下がカップリングコンデンサCcを介して次段のゲート抵抗と入力容量に接続される。 題意はこの回路の増幅率A=E2/E1を求めよというもの。 E1は与えられているので、E2をE1で表しそれをE1で割る必要がある。 等価回路はgmE1の定電流源のみを備える線形回路網と見なせば、回路方程式を立てることによって各部の電圧は導くことができるはず。 問題は網目方程式だと独立した閉回路が多いとそれだけ方程式の数が増えるのと閉回路の設定が幾通りも考えられるのでややこしい。一般に電子回路の解析にはSPICEなどの回路シミュレーターのようにコモン(グラウンド)となる節点を定めれば機械的に方程式がたてることのできる節点方程式を用いて解析するのが普通である。 節点方程式では素子が並列に接続されている場合、それらは全部で一つの岐路(素子)として扱う。従って上の等価回路の節点数nは3つなので、必要な方程式の数はn-1=2ということになる。 節点Cをコモン端子とし、節点AとBのそれぞれのコモン端子からの電圧をそれぞれEA,E2とすると以下の関係が成り立つ (1/Rd+jωCo+1/Rl)*EA+jωCc*(EA-E2)=-gmE1 (1/Rg+jωCi)*E2+jωCc*(E2-EA)=0 行列表現に直すと ([1/Rd+jωCo+1/Rl+jωCc,-jωCc], [-jωCc,1/Rg+jωCi+jωCc])*([EA],[E2])=([-gmE1],[0]) これをE2について解くと E2=(1/Δ)*|[1/Rd+jωCo+1/Rl+jωCc,-gmE1],[-jωCc,0]| =(1/Δ)*gmE1*(-jωCc) ここで Δ=|[1/Rd+jωCo+1/Rl+jωCc,-jωCc],[-jωCc,1/Rg+jωCi+jωCc]| =(1/Rd+jωCo+1/Rl+jωCc)*(1/Rg+jωCi+jωCc)-jωCc*jωCc =(1/Rd+1/Rl+jω*(Co+Cc))*(1/Rg+jω*(Ci+Cc))+ω^2*Cc^2 =(1/Rd+1/Rl)*(1/Rg)-ω^2*(Co+Cc)*(Ci+Cc)+ω^2*Cc^2+jω*((Co+Cc)*(1/Rg)+(1/Rd+1/Rl)*(Ci+Cc)) 従って増幅率は A=E2/E1=(1/Δ)*gm*(-jωCc) =gm*(-jωCc)/((1/Rd+1/Rl)*(1/Rg)-ω^2*(Co+Cc)*(Ci+Cc)+ω^2*Cc^2+jω*((Co+Cc)*(1/Rg)+(1/Rd+1/Rl)*(Ci+Cc))) =-gm*ωCc/(ω*((Co+Cc)*(1/Rg)+(1/Rd+1/Rl)*(Ci+Cc))-j*((1/Rd+1/Rl)*(1/Rg)-ω^2*(Co+Cc)*(Ci+Cc)+ω^2*Cc^2)) ということになる。これは複素表現なので実効値に直すと |A|=|E2|/|E1| =gm*ωCc/sqrt((ω*((Co+Cc)*(1/Rg)+(1/Rd+1/Rl)*(Ci+Cc))^2+((1/Rd+1/Rl)*(1/Rg)-ω^2*(Co+Cc)*(Ci+Cc)+ω^2*Cc^2)^2) ということになる。 Rgが∞で1/Rg=0、Ci,CoがCcに比べて十分無視できる程小さいと見なせる場合には、 |A|=gm*ωCc/sqrt((ω*(1/Rd+1/Rl)*Cc)^2) =gm*ωCc/ω*(1/Rd+1/Rl)*Cc =gm/(1/Rd+1/Rl) =gm*Rd*Rl/(Rd+Rl) 従って相互コンダクタンスと負荷抵抗それに内部ソース・ドレイン間抵抗による式で近似される。 ここからは余談だが、真空管の時代にはgm*Rd=μなる関係から A=μ*Rl/(Rd+Rl) と記載されていた記憶がある。 中学生の頃に本屋で真空管回路の設計本を買って勉強した頃にこの式が書かれていたことを思い出した。今ではそうした真空管をベースにした電子回路の設計本は中古でも見つけるのは困難である。ギターアンプとかには真空管の柔らかい歪みが格別である。 この問題は元々は真空管の回路をそのままFETに置き換えたものと想像される。真空管の時代にはこうした解析方法が用いられていたのかもしれないが、バイポーラトランジスタではベースに流れる入力電流が真空管と違って無視できないため後に学ぶ2端子対回路とhパラメーターを用いた解析方法が広まり、行列式の展開式に相当する部分はhパラメータ値で置き換わるため式はもっと単純化される。 CQ出版のアマチュア向けのトランジスタ回路の設計指南書「定本トランジスタ回路の設計」ではオームの法則とキルヒホッフの法則のみで説明している。しかしそれ以外の方法がまったく無いかのような記述は読者をミスリードすると思われる。あくまでアマチュアに始まりアマチュアで終わる読者向けと割り切る必要があるだろう。プロになるべく大学で電気回路を学ぶ人は、しっかり回路網理論に基づいた電子回路解析方法を教わるのでおそらくアマチュア向けの本を読むことは無いというのが前提にある。定本の著者もそうして学んだ上でCQ出版社からの無理難題を引き受ける形で回路網理論や等価回路によらない方法を用いたと後書きで記している。正統な理論を知った上でならプロでも使える方法かもしれない。 こうして勉強しているのもいずれDSPによる信号処理で往年の名真空管の特性をエミュレートできないかという夢からだったりする。DSPによる信号処理なら真空管の偶数次の倍数の歪み特性とかを如何様にでも演算処理で加味できるはず。設定さえすれば入手困難な真空管アンプの動作を再現することができるのではないかと。既に誰か実現してしまっている可能性は大だが。 |
フラット表示 | 前のトピック | 次のトピック |
投稿するにはまず登録を | |