周波数カウンタはどうにか出来そうだが、CPLDで直接VFDをドライブできるわけではない。

オリジナルのMSM5524はVFDを直接ドライブ出来るP channel open drain driverを内蔵している。当時としてもP channel open drain driverというのは後にも先にもVFD駆動用ぐらいにしか用途が無い。当時はまだVFDによく似たニキシー管や他のメーカーが似たような蛍光表示デバイスを出していてそれらを駆動するためにP channel open driver ICがあったりした。

しかし現代ではVFDは供給元が数社しかないのと、直接VFDをドライブするのはフィラメント電源とか特殊な電源を必要とするのでそれらを含めたモジュール製品の形で供給されているので、一般メーカーが直接VFDをドライブする回路を設計する機会はほとんど無くなった。それと同時にP channel open drain driver ICもそうしたVFDモジュールメーカー向けにしか供給されないので入手は困難である。

8回路とか入ったトランジスタアレイとか無いかと思って探したが、あるにはあるがやはりVFDモジュールメーカー御用達品なので一般には流れていない模様。それらも段々とVFDモジュール専用ICに内蔵されることによって需用も先細り。風前の灯火である。

市販されているトランジスタアレイの大半はシンクタイプといっていわゆる出力段がNPNトランジスタによるオープンコレクタ出力となっている。従って外から出力ピンへ入ってグランドへ電流が流れることになる。つまり常に出力電位はグランドより高いということに。

残念ながら蛍光表示管の場合、負荷となるVFD側がGNDより電位が低いので、電流は出力ピンから外へ流れ出す。これはソースドライブというタイプでそれ用のトランジスタアレイは数少ないし、需用家が限定される。

いくつか現在も生産されているソースドライブ型のトランジスタアレイもやはりほとんどは出力段にNPNトランジスタを使用している。従って電源側から負荷へ電流が流れるのであって、グランドから負荷へ電流が流れるわけではない。これも使えない。

一番すぐ思いつくのはP channel MOSFETを使う方法である。これはゲートがソース及びドレインどちらからも絶縁されているのでバイポーラトランジスタより理想的である。しかし問題がある。P Channel MOSFETを出力段に使うと、ドレインをグランドに接地しソースを出力端子とすることになる。この場合にFETをOFFに保つにはゲート電位をソース電位以下にしなければならない。となるとゲート電位は負電圧となってしまう。これは通常のロジックデバイスでは駆動できないし、そうした逆電圧がかかると保護用のクランプダイオードがONしてしまい誤動作や故障につながる。

既に廃品種であるMSM5524のデータシートはメーカー要求によってこの世からすべて削除されているが、かろうじて保守品種としてまだ供給されているMSM5547というスタティック蛍光表示管時計ICのデータシートからP Channle open drain driverの仕様をうかがい知ることが出来る。

それによると

Output Current
Voh = 4.0v min -1000uA
Vol = 0v max -1uA

スタティック点灯ということで電流を控えめにするためON抵抗はそれほど大きくない(4Vで1mAなので4kΩ)
OFF時はほとんど流れないのでハイインピーダンス状態。

他にも現行品でVFDドライブ回路を内蔵した各社のマイクロプロセッサとかのデータシートを見るとダイナミック点灯式の場合には、流れる電流が10mAぐらいになっているようだ。つまりスタティック点灯の10倍が一瞬の間だけ流れることで明るくしている。その分ON抵抗は低く400Ωぐらいとなっている。

等価なドライブ回路を設計するとして、この数値が唯一の頼りである。VFDは下手に動かすと蛍光体被膜やフィラメントにダメージを与えてしまいかねないのでうかつに実験は禁物である。特にダイナミック点灯の場合はスタティック点灯よりも高電圧を印可する必要から長時間同じセグメントを点灯すると即時に劣化して照度が下がってしまう。

まあ今あるR-1000に搭載されているVFDが壊れていないとも限らないのだけど。その場合は、7Seg LEDに置き換えてお茶を濁すしかあるまい。

さてどうしたものか。

とりあえず7seg LEDを使って動作確認はできそうである。

まだ途中だけど、同じソースをXILINX ISE 9.2のプロジェクトにコピーしてコンパイルしてみた。

結果はsbuc.vで一カ所言語サポートの非互換性でエラーが出た。

XILINXのコンパイラではモジュールポートリストでパラメータを使用した場合、それ以前にパラメータを宣言しないとエラーになる。

Alteraの場合は、後にパラメータ宣言しても有効になる（後方参照？）。

モジュールのポートリストの前にパラメータ宣言を移してエラーも警告もまったく出なくなった。

RTL Viewerで見ると概ね意図した通りに解釈されているように見える。デバイスはCoolrunner-II CPLDでやってみたがXC2C256でやっと入る感じだった。時計とタイマーを生成しなければもっと少なくて済むと思われる。XC9500シリーズだとXC95288というのにfitした。最大動作クロックは58MHzと余裕がある。しかしこれに載せるわけにはいかないからやはり時計、タイマーは生成しないようにするしかない。

RTL Viewerでみたネットリスト

トップは信号がアルファベット順に並んでいるだけ。



その下層は、割とすっきりしている。どれがどれかカーソルを乗せてみないとわからない。



FREQUENCY COUNTERブロック、プリスケーラーと同期カウンタ部に出力ラッチと想像通り。



CLOCK DIVIDERブロック。



CONTROLブロック、これはインスタンス生成だけなので変わりようが無い。



CLOCK TIMERブロック。規模が大きいと思ったけどそれほどでもなく１ページにすべて収まっている。レジスタとコンビネーションロジックだけ。



DISPLAYブロック。２ページにまたがっているがほとんどがコンビネーションロジックとスキャンカウンタと出力レジスタ。



これも一度シミュレーターでフリーランさせて動作を見てみよう。

あれからいろいろ考えたらひとつ良いアイデアが生まれた。

といっても以前レストアしたHP3456A精密デジタルマルチメーターでみかけたアナログスイッチの仕組み。

LM339というコンパレータ４個入りのICでTTL閾値のリファレンス電圧とデジタル制御入力を比較してコンパレーター出力をON/OFFする。

コンパレータは出力がオープンコレクタなのでそれを外部のスイッチング用P channel MOSFET(E type)のゲートかPNPトランジスタのベースにつなぐ。ゲートバイアスは負電源から抵抗を介してひっぱってくる。

問題は負電源を引っ張ってこないといけないのでオリジナルのMSM5524とピン互換ではない。VFD用の負電源からもってくればいいので問題ないが。

まだピン互換にこだわっていろいろ考えている。それと出来ればMOSFETじゃなく普通の2SAタイプのバイポーラPNPトランジスタを使えないか思案中。耐圧的に問題無いけど、P channel MOSFETと同じようにベース電圧をマイナス側に振らないとONしてくれないのでコンパレーターを使うというのが一番簡単。

それとあまり低いON抵抗は要求されないので、出力段トランジスタと直列に低抵抗を入れて、ON時の電流を制限すると同時に電圧降下を利用してそれをゲートバイアス電圧源に使用する。ONした状態で-2V以上あればON状態を保てる。

あまり部品数を増やすと８回路必要なのでスペースがかさばりすぎるのでそのあたりのトレードオフも必要。

のんびりやろう。

CLOCK TIMERモジュールを条件コンパイル文でインクルードされないようにしてコンパイルしてみた。

結果はトラ技付録MAX II基板に余裕で入った。占有率は57%。予想はしていたが使用するリソースは万年カレンダー時計に比べれば少ない。



変更のついでに最上位桁のゼロサプレス論理を追加。こちらもシミュレーションで確認して問題なし。

ただしMAX IIだと信号レベルがオリジナルMSM5524と互換性が無いので、XILINXのPLDに入らないかどうか同じようにCLOCK TIMERを入れないでやってみる予定。

XILINXでも同じようにしてコンパイルし直してみたところISEのコンパイラは中身が空っぽのモジュールをインスタンスするとエラーが出る。

Quartusみたいにはいかないようなので、CLOCK TIMERモジュールのインスタンスも条件コンパイルに変更してコンパイルは完了。

だがマクロセル数が98なのでXC95108ではfitしなかった。一回り大きいXC95144で69%の占有率で余裕で入る感じ。さすがにもっと削るのは大変そうだ。

ちなみにAlteraの5V仕様のPLD MAX7000SシリーズでやってみたらEPM7128SLC84に90%のマクロセル占有率でfitした。これなら秋葉原で売っているので使えそうである。PLCC 84ピンなので実装し易い。

これにしようかな。

シミュレーションも問題なし。

あとは懸案のVFDドライバ回路だ。

周波数カウンター機能のデザインは煮詰まった感があるので、残るVFDドライバ回路を決めないと。

VFDドライバ回路はアナログ回路だけどデジタルスイッチなので非線形回路である。増幅回路のようなトランジスタの線形領域を主に利用する場合にはトランジスタが常にON状態なので回路設計は線形回路の知識があれば比較的簡単である。

ところがデジタルスイッチング回路はトランジスタの非線形領域を主に利用し線形領域は過渡的にしか使用しない点が異なる。

定常状態がONとOFFの２つの状態があるというのも常にONのアナログ増幅回路とは異なる。

回路設計の要はTTL入力信号からスイッチング素子ドライブ電圧へのレベルシフト回路に尽きる。

今回は入力がTTLとして、出力が-20Vの負電源と蛍光表示管のセグメント用プレートの閉ループ回路のスイッチングを行う。

スイッチング素子には少なくとも25V以上の耐圧を持つバイポーラPNPトランジスタかEタイプPチャネルMOSFETを使用することにする。

スイッチング素子にPNPトランジスタを使った場合、



スイッチング素子にPチャネルMOSFETを使った場合、



原理的にはNPNトランジスタやNチャネルMOSFETでもスイッチングは可能であるが、その場合、駆動回路の基準点であるエミッタもしくはソースが蛍光表示管のプレート側に接続されているためOFF状態でその電圧が不定となる問題が生じる。そのため基準点の電位が不定にならないように余分な回路が必要となる。

バイポーラトランジスタの場合にはE→B方向に導通があるので、ベースが負電圧になった場合に電流が流れてその電圧降下で負電圧がキャンセルされるというやっかいな問題がある。かといって5V電源にエミッタを接続すると今度は蛍光表示管に流れる電流が5V電源を介してループすることになり受信機全体にノイズをまき散らすことになる。これは通信型受信機では絶対避けなければならない。

その点MOSFETはS→G方向に流れる電流は極わずかなのでその心配が無いだけ簡単である。

どちらの場合でも電源投入直後はOFF状態になるように安全サイドに設計する必要がある。そうでないと蛍光表示管に予期しない電流が流れてたちまち劣化してしまいかねない。

P.S

いろいろ検討した結果、当初考えたコンパレーターを使うよりもPチャネルMOSFETをPNPトランジスタ回路でドライブした方が簡単だという結論に達した。回路シミュレーターで確認したところうまいことスイッチングが出来ている。



入力がHの時にはゲートドライブ用のPNPトランジスタにはベース電流が流れないためE-C間はOFF状態になる。するとゲート電圧は負電圧となりFETはON状態になる。入力がLの時はベース電流が流れるためE-C間はON状態になり、ゲート電圧が正電圧となる。過度の飽和を避けるためにダイオードクランプでVgsを制限している。

ちょっと当初考えていた時のものと入力の論理極性が正反対になっているが、おそらくMSM55254内部でも同じような回路になっているのではないかと推測する。こうしたドライブ回路は往々にして特許になっているケースが多いので、製品に適用して販売する場合には注意が必要である。IC内に内蔵すると簡単には特許侵害かどうか解らないので最近ではIC内に特殊なドライバ回路は内蔵されるのがほとんどである。。

あとは実際の部品を使って実験で確かめてみる必要はありそうである。

VFDドライバ回路に使うPチャネルMOSFETをみつけないといけない。

PチャンネルMOSFETは国産だと2SJで始まる型番の中に混じっている。2SJといってもJunctionタイプのFETであったりしてFET規格表で確認しないとわけがわからない。規格が少しでも書いてあれば、最大ドレイン電流Idがマイナスの値で書いてあるのはPチャネルであり、Vgsスレッショルド電圧が書いてあればEnhancementタイプで検討の対象となる。

秋月とか千石で扱っているものにもPチャネルMOSFETでEnhancementタイプがあるが、どれもだいたいパワーMOSFETと呼ばれるものだったり、電源回路に用いられるものだったりして、大電流が流せるタイプで大きさがやや大きいのと、大電流が流せるタイプはチャネルの幅が広いのでそれだけ寄生容量も桁違いに大きく高速なスイッチングには向かない。といってもダイナミック点灯の速度であれば問題ない範囲だが、ちょっと大きいのともったいない。

鈴商のページをみたら、VISHAYから出ているVP0808Lという小型の高速スイッチング用PチャネルMOSFET(Eタイプ)を扱っているのを発見。耐圧も最大ドレイン電流も十分。なによりも小信号トランジスタのようなパッケージなので小さく扱い易い。値段も手頃なのでこれを買って試してみよう。

そろそろ正月休みが近いので、Poorman's MSM5524とPoorman's Signature Analyzerの２つを製作するために主要部品を調達しておかないと。

とりあえず要るのはCPLDとPLCCソケットかな。

あとは回路設計してEagleで配置配線したものを手配線。

という計画でいこう。

見た目を良くするという試みは今回も無し。

CPLDとPチャネルMOSFETが届いた。

若松通商はいつになく早い。注文受付メールが届いた翌日にもう届いた。仕事早過ぎ。

鈴商のFETも割とスピーディに届いた。

さてあとは回路設計を。

今回はR-1000の周波数カウンター機能だけを復活させるだけのデザインに。時計とタイマー機能は入らないので実装しない。まあ特に無くても困らないし。

シグネチャアナライザを完成すべくそちらも回路設計をしよう。

そろそろ１ステップアップしたアプリケーションに挑戦したいところなので、やりかけのままにしたくない。

あるところにはあると聞いていたが、幸運にもOKI MSM5524RSの新品を入手することができた。



リードも金属光沢があり、経年変化をまったく感じさせない良い状態である。

とりあえず、故障したR-1000のMSM5524RSを除去して、丸ピンソケットを換わりに実装し、その上にこの新品を挿すことにしよう。

そうすれば動作確認と併せて、頓挫していたpoorman's msm5524を試すこともできる。

それ以前に正常な状態でのMSM6624と冷陰極線管との間のインタフェースを確認することができる。これはpoorman's msm5524のインタフェース回路を設計する上で重要なキーとなる。そもそも冷陰極線側の仕様が不明なので実際に動作している電圧や波形を観測してあたりをつける必要があるためだ。