疲労が残っているので少し横になって仮眠して目が覚めた時にふとひらめいた

今までゲートレベルとかトランジスタレベルで作ろうとばかり考えていたから全然見えなかったが、RTLで見ればマルチプレクサでしかない。

４入力で１６の入力のどれか一つをセレクトして出力するありふれたMUXである。ISEやQuartusのRTLビュアーなどでMUXが沢山でてくるのはLUTの真の姿がそうだからですぎない。

そうわかれば、MUXの１６の入力がDIP SWで与えるかシフトレジスタで与えるかどれでも良いことになる。そういえばコンフィグレーションをワンタイムのヒューズで行うFPGAもあった。LUTの基本特許の種類としてはSRAMで行う方法とヒューズで行う方法がきっと個別に認められているのだろう。しかし良く考えればどれもありふれている。学生でも考えつきそうなことだ。しかし「必要は発明の母」であることから、必要性を感じない学生には思いつくはずもない。ロジックはゲートで組むものという先入観念がじゃまをする。

当時ゲートアレイとかの製品が既にあってカスタムなロジック回路はそれで集積度を高めるというのが常識だった中にFPGAが登場した。ゲートアレイを作っていた人達は同じアイデアを思いつかなかったのだろうか？　やはり既に製品化、事業化してしまうとそれと敵対する技術は生まれにくくなる。思いついていた人はいたかも知れないが、きっと悔しい思いをしたに違いない。

となると、あとはMUXというかデータセレクタとコンフィグレーションレジスタ（DIP SWもしくはシフトレジスタ）の回路を組み合わせて複数チェインすれば任意の組み合わせ回路を構成することができる。実際にFPGAにするには、LUTとDFFを含むロジカルエレメントもしくはロジックセルまたはファンクショナルブロック、更に任意の入出力ピン機能を構成するI/Oブロック、それらをつなぎ合わせるスイッチマトリックスを具体化する必要がある。