フラット表示 | 前のトピック | 次のトピック |
投稿者 | スレッド |
---|---|
webadm | 投稿日時: 2008-9-8 10:54 |
Webmaster 登録日: 2004-11-7 居住地: 投稿: 3088 |
CLOCK DIVIDERブロック CLOCK DIVIDERブロックは外付け3.2768MHz水晶発振子を使って生成したクロック信号を分周し内部で使用する様々な周期のクロック信号を供給する。
XT1,XT2 外部3.2768MHz水晶発振子に接続。 C3200Hz 3.2678MHzを1024(2^10)分周した3.2kHzの表示スキャン用基準クロック出力。 C800Hz C3200Hzを更に4(2^2)分周した内部基準クロック。入力信号デバウンサー、周波数カウンタ制御クロック生成に使用。 C10Hz 時計、タイマー設定信号生成用基準クロック。設定ボタンが1.6秒以上押されると10Hz単位で設定値がup/down更新する際に使用される。C800Hzを80分周したもの。 C1Hz 時計、タイマー更新用基準クロック。C10Hzを10分周したもの。 タイミングチャートは以下の通り。 |
フラット表示 | 前のトピック | 次のトピック |
投稿するにはまず登録を | |