フラット表示 | 前のトピック | 次のトピック |
投稿者 | スレッド |
---|---|
webadm | 投稿日時: 2006-5-15 2:46 |
Webmaster 登録日: 2004-11-7 居住地: 投稿: 3107 |
条件付きでPassive Serialでのダウンロードは出来た たまたまIOピンにロジックチェッカをあててJTAGでIDCODEの読み出しをかけるとランダムにLやHにめまぐるしく変化する状態に遷移することを発見。まるで発振しているように見える。
そんなことがあるのか? どうも正常にJTAGの命令が解釈されていないような感じがする。 しかもMITOUJTAGでロジアナサンプリングやfree runで表示がチカチカする状態でIOピンをロジックチェッカでチェックするとランダムにパルスが出ている。 たまたまALTERAのJTAGバウンダリスキャンに関する資料を読み直してみたところ、FLEX10Kではconfigurationする前にJTAGを使用する場合、nCONFIGをlowに保てと書いてあるではないか。そういえば以前にここを呼んだ記憶があるがFLEX8000の事だと勘違いしていた。 さっそくnCONFIGをGNDにつないでやってみるとIOピンは比較的落ち着きがでてきたが、ちょっと指を近づけたりすると不安定な動作をする。MITOUJTAGでfree runで見ていると指を近づけた付近に相当するスキャンデータがパラパラと変化するという相関関係を見いだすことができる。 どうも入力ピンをオープンにしているのがもしかして良くないのかもしれない。少し時間をかけて全て終端することにした。 それでも現象は変わらなかった。他に悪影響があるとすれば、とりあえず挿しておいたキンセキのクロックオシレータ、これを抜いてみた。 するとIDCODE読み出し後にパルスが出ていたIOピンの発振現象が嘘のように無くなった。 これはと思ってIDCODEを読み出してみると、00000000とかが出ることは少なくなったがまだまともな値は出てこない。 たまたま他のFLEX10Kを使用したボードの回路図を見ていて気になったことを発見。Passive Serialモードで使用するDCLK信号がpull upしてある。今回はALTERAのFLEX10Kのコンフィグレーションの資料通りにDCLKは特に終端していない。FPGAの入力専用ピンで終端してないのはこのピンだけだった。 さっそくpull upしてみた。JTAGでの動作は変化無し。もしかしてPassive Serialの方はと思って試してみたら、あっさりうまくいった。何度やってもうまくいく。それまでは何度やっても1bit送信後に失敗とか、最長でも56kbits送信後に失敗するパターンがランダムに出るだけだった。 記念すべき瞬間だった。ケーブルは問題なかった新しく作ったFPGAボードが誤動作していたのだ。万年時計のデザインをダウンロードしてみたがクロックが供給されていないので動作を確認することもできない。 そこで簡単にIOピンをHやLに固定するデザインを作ってダウンロードしてみた。 やった、ちゃんと指定したピンだけ意図した通りの出力値を出してくれる。 試しにキンセキのクロックオシレータを実装して同じことをやってみるとやはりダウンロードがことごとく失敗する。 あとはJTAGがだめな原因と、クロックオシレータを挿すとダウンロードできない原因を究明する必要がある。 |
フラット表示 | 前のトピック | 次のトピック |
投稿するにはまず登録を | |