早すぎ

といってもIEEE 1149.1の内容はALTERAの資料にも出てくるJTAG TAPコントローラーの状態遷移やデータレジスタの説明、それらの実装方法、それにBSDLファイルの仕様が付録でついているだけであった。作成された年代が古いので状態遷移図とかはカメラで取り込んだようなFAXみたいな状態でよく見えない。ALTERAの資料にある図のほうが大きくてはっきりして見やすい。IEEE 1532はこれはJTAGを使ったISPに関する規格なので今回はとりあえず不要。プログラムする時は必要になるが、大変複雑で難解であるとだけ言っておこう。

IEEE 1149.1はALTERAの資料にある以下の図





を眺めれば賢明な読者であればその機能と動作や使い方についてある程度読み取れてしまうので、あえて規格を読み直す必要はないかもしれない。でも後半に書かれている実装方法についての記述はJTAG TAPコントローラーがいかにデリケートなものであるかを理解するのに役立つ。作るにもクロックの立ち上がりと立ち下がりの両方のエッジで動作する回路になるため、いきなりノンオーバーラップクリッキングとかを使うことになるので初心者には敷居が高すぎる。

どうりでJTAGはTCKの波形をきれいにしないとまともに動かないわけである。普通のクロックは立ち上がりがきれいなだけでよかったがJTAGは立ち下がりもきれいでないといけないし、のろのろとしていてもいけない。JTAG TAPコントローラ内部で立ち上がりと立ち下がりに同期して立ち上がる２つのクロックがちゃんと生成されないとたちまち誤動作につながる。

しかしそれにしても我がFLEX10Kボードは何故にJTAGが誤動作しまくりなのか、それは追々実験しながら明らかにしていこう。それも目的のひとつ。