フラット表示 | 前のトピック | 次のトピック |
投稿者 | スレッド |
---|---|
webadm | 投稿日時: 2006-8-29 0:41 |
Webmaster 登録日: 2004-11-7 居住地: 投稿: 3088 |
Technology Schematicもまったく同一だった Technology Schematicで見比べてみても寸分違わず同一だった。
ということは何かFiting時に差異が加わっているのだろうか。 気になるのはVHDL版の方で以下の警告とエラーが出ている点。 Warning]:Cpld:868 - Cannot fit the design into any of the specified devices with the selected implementation options. [Error]:Cpld:886 - Function block FB10 was too congested to route successfully. This occurs due to excessive (>= 50) product term input fanins to this function block. Consider moving output signals in this function block to less congested function blocks, buffering output signals that must remain in this function block, or selecting a larger package. |
フラット表示 | 前のトピック | 次のトピック |
投稿するにはまず登録を | |