フラット表示 | 前のトピック | 次のトピック |
投稿者 | スレッド |
---|---|
webadm | 投稿日時: 2006-8-29 2:05 |
Webmaster 登録日: 2004-11-7 居住地: 投稿: 3088 |
やっぱり最適化がおかしい Compiler optionのFit時のImplementation TemplateをOptimize BalanceからOptimize Densityに変えてやってみたらなにもしないVerilog版の時よりも一回り小さいXC95144XL-5-TQ100に収まってしまった。
最高動作周波数はVerilog版のなにもしないVerilog版の84MHzよりも劣る50MHzになった。 equation数はなにもしない時よりもむしろ多い139。Optimaize Balance指定だと余裕が少ないと一回り大きなものにしてしまうようだ。 しかし納得がいかない。VHDL記述をなんとかすればVerilog版と同じ結果になるのだろうか? |
フラット表示 | 前のトピック | 次のトピック |
投稿するにはまず登録を | |