フラット表示 | 前のトピック | 次のトピック |
投稿者 | スレッド |
---|---|
webadm | 投稿日時: 2006-8-31 3:29 |
Webmaster 登録日: 2004-11-7 居住地: 投稿: 3088 |
とりあえずXilinx対応は収束 XC95260-10-PQ160にVerilog版とVHDL版が収まったところでXilinx対応は収束ということに。
Xilinx用に修正したソースをAlteraのQuartus IIに食わせると使用LE数が1個増加します。function内のreg使用をやめると元に戻ります。 それとXilinxのVerilogの場合はcase文のdefault行で設定する値をall 1にするかall 0にするかでも合成結果が大きく変化します。一概にall 1にすればいいとかall 0にすればいいとかというわけではなく他のケースとのかねあいなようです。 Alteraの場合はHDLを多少見た目を変えたとしても意味的に変化なければ合成される結果に影響をほとんど与えませんでした。 ほんのちょっとの違いでFitするデバイスががらっと変わるのもこまりものですね。 |
フラット表示 | 前のトピック | 次のトピック |
投稿するにはまず登録を | |