フラット表示 | 前のトピック | 次のトピック |
投稿者 | スレッド |
---|---|
webadm | 投稿日時: 2006-8-19 12:11 |
Webmaster 登録日: 2004-11-7 居住地: 投稿: 3088 |
10MHzでのテストベンチならOK やはりISE 8.2iでもSpartan2Eだと20MHzではまともに動かないらしい$setup警告が随所で出てしまう。波形も最後の方は真っ赤だ。
CLOCK1Mを10MHzにしてnPRESETやVALUEのタイミングもそれに合わせて間延びさせてやると今度はPost-Route Simulationでも意図した通り動いてくれた。 Alteraの場合はBehavior Simulationに相当するのはFunctional SimulationだがこれはFunctional Netlistをベースにシミュレーションするだけで遅延とかの要素は一切考慮しない、その代わりシミュレーションはばか速い。タイミング以外の基本的な設計誤りはこちらで取り除いて最後タイミングに重点を置いたシミュレーションは時間をかけてやるという感じ。それでも規模とかの制約が無いので高速だったがXilinxは制限がかかっているのでとてつもなく時間がかかる。そういった点を狙ってAlteraはXilinxからの鞍替えを勧めているけどどうなのだろうか。 Post-Route Simulationをやらない限りは動くとは限らないのはこれでわかった。 |
フラット表示 | 前のトピック | 次のトピック |
題名 | 投稿者 | 日時 |
---|---|---|
ModelSim Xilinx Edition (MXE) Starterではまる | webadm | 2006-8-17 12:50 |
Ethernetアドレス固定でライセンスを申請する方法発見 | webadm | 2006-8-18 5:44 |
ModelSimはやっぱりModelSimだった | webadm | 2006-8-18 23:28 |
論理合成後のモデルを使えばいいのか | webadm | 2006-8-19 0:32 |
GSRってglobal system resetか | webadm | 2006-8-19 0:50 |
だんだんわからなくなってきた | webadm | 2006-8-19 2:57 |
Re: 論理合成後のモデルを使えばいいのか | marsee101 | 2006-8-19 5:18 |
ISE 8.2iにアップグレードしてみた | webadm | 2006-8-19 10:55 |
でもやっぱりおかしい | webadm | 2006-8-19 11:05 |
原因がわからない | webadm | 2006-8-19 11:39 |
原因がわかった | webadm | 2006-8-19 11:55 |
» 10MHzでのテストベンチならOK | webadm | 2006-8-19 12:11 |
Re: 10MHzでのテストベンチならOK | marsee101 | 2006-8-19 15:29 |
なるほど | webadm | 2006-8-19 20:33 |
20MHzでも余裕でうごくことが判明 | webadm | 2006-8-22 5:08 |
Re: 論理合成後のモデルを使えばいいのか | webadm | 2006-8-19 12:23 |
インストールドライブがC決め打ちのソフト | webadm | 2006-8-22 17:54 |
VerilogかVHDLか | webadm | 2006-8-31 10:42 |
投稿するにはまず登録を | |