やはりそうだったのですね。論理合成のリポートとかどこ見てもFPGAの場合は最大動作周波数的な情報が見あたらないのでそうかなとは薄々思ってましたが。

Webで他の方のXilinxのデザインの仕方みても必ず論理合成前にやっとかないといけない作業として制約条件の設定というのがあるのでやはりお約束なのですね。

CPLDの場合は確か何もしなくても最大動作周波数とかがリポートに出てきたのですが、Xilinxの場合FPGAとCPLDとは根本的にアーキテクチャが違うので使い勝手が違っても仕方ないですね。