以前20MHzのクロックでシミュレートした際にはPost-Route Simulationで不定が所々でてしまうということだったが原因が判明。

ふと20MHzクロックでのテストベンチウェーブを作成する際にセットアップとホールド時間をデフォルトの15nsから短くしてしまったのを思い出した。

年月日時分秒のプリセットシーケンスで既に不定が出ているのでそれが尾を引いていた感じだ。

クロック周期は50nsのままでセットアップとホールド時間を15nsに増やしてテストベンチウェーブを作成したらすんなり動いた。

やはりクロック信号に関する制約条件を与えていないから何らチェックもされていないとはいえ、なんか警告が出てくれてもよさそうな気がする。出力信号に不定が出るからそれでやっとわかる。

タイミング解析結果から見ると最大遅延でも50nsにかなり余裕があるので実際はCPLDと同じように50MHz超えても余裕なのかもしれない。