今はFPGA/CPLD用のデザインツールも大手のは無償で使えるようになっているものの、実際にデザインを入力する段階になるとやはり設計者が頭を使わないといけない。デザインツールがやってくれるのは回路を入力した後の工程だけである。

ここで論理回路設計の簡単なおさらいをしなければならない。

例としてジャンケンの判定論理装置を考えてみよう。あまり入力数が少ないと簡単に答えにたどりついてしまうので。６入力で３出力の論理ともなると古い論理回路設計の教科書に書いてある
２０年ぐらい前にＰＣが普及してなかった頃に誰もが使っていたカルノーマップを使ってもやっかいで間違いを犯しやすい。ここはあきらめてデザインツールに最適解を出してもらうことにするのがよさそうである。それでも具体的な仕様は設計者が決めておかなければならない。

ジャンケン判定回路は対戦者２名のそれぞれの手（グー、チョキ、パーの３通り）を照合しどちらかが勝ったならそれぞれの勝利出力をONにする。おあいこの時には代わりにおあいこの信号ONにする。それ以外の不正な手が入力されたら何も出力しない。

ブロック図にすると以下の通り。



入力と出力の仕様を示すために真理値表を書いてみる。



上記の真理値表からそれぞれの出力に関する論理式を導きだすと。

KACHI1がONになるのは３つのケース（PAA1かつGOO2、GOO1かつCHOKI2、CHOKI1かつPAA2）のいずれかの場合のみであることから。

KACHI1 = (((NOT GOO1) AND (NOT CHOKI1) AND PAA1) AND (GOO2 AND (NOT CHOKI2) AND (NOT PAA2))) OR ((GOO1 AND (NOT CHOKI1) AND (NOT PAA1) AND ((NOT GOO2) AND CHOKI2 AND (NOT PAA2))) OR (((NOT GOO1) AND CHOKI1 AND (NOT PAA1)) AND ((NOT GOO2) AND (NOT CHOKI2) AND PAA2))

OAIKOがONになるのは３つのケース(GOO1かつGOO2、CHOKI1かつCHOKI2、PAA1かつPAA2）のいずれかのみであることから、

OAIKO = ((GOO1 AND (NOT CHOKI1) AND (NOT PAA1)) AND (GOO2 AND (NOT CHOKI2) AND (NOT PAA2))) OR (((NOT GOO1) AND CHOKI1 AND (NOT PAA1)) AND (NOT GOO2) AND CHOKI2 AND (NOT PAA2)) OR (((NOT GOO1) AND (NOT CHOKI1) AND PAA1) AND ((NOT GOO2) AND (NOT CHOKI2) AND PAA2))

KACHI2がONになるのは３つのケース(CHOKI1かつGOO2、PAA1かつCHOKI2、GOO1かつPAA2)のいずれかのみであることから、

KACHI2 = (((NOT GOO1) AND CHOKI1 AND (NOT PAA1)) AND (GOO2 AND (NOT CHOKI2) AND (NOT PAA2))) OR (((NOT GOO1) AND (NOT CHOKI1) AND PAA1) AND ((NOT GOO2) AND CHOKI2 AND (NOT PAA2))) OR ((GOO1 AND (NOT CHOKI1) AND (NOT PAA1)) AND ((NOT GOO2) AND (NOT CHOKI2) AND PAA2))

ここまで準備すれば、回路図入力でも論理式入力でもデザインインプットができるようになる。

次はこれらを実際にMAX+PLUSIIにインプットしてみることにする。