部品ライブラリーは見よう見真似でそれらしいのが作れることがわかった。けれども既存のALTERA用の部品ライブラリーをまねてもIC直付けだったりするのでpackageをPLCC84じゃなくてsocket-plcc.lbrの中にある84pin PLCCソケットのやつをコピーペーストしなければならないことに出来上がった後気づく。

いちど要領を覚えれば新しく作りなおすのは簡単であった。

とりあえずFPGAとピンヘッダを結線する回路図を作成してボードに並べてautorouterで配線してみると、今まで見たこともないほど配線完了まで時間がかかった。眺めていると一度仮配置して残りの配線がうまくいかないとわかると仮配線からまたやり直すというのを何度か繰り返して最終的に収束している。

ピンヘッダの信号アサインはLED基板をFLEX/CQ基板で動作チェックできるようにとピンコンパチブルにするためちょっと変則的になってしまった。EPF10K10専用ならビアが最少数になるような最適な信号アサインも可能なのだけれども、今回も手配線なので関係なし。

あと残っているのはコンフィグレーション用の回路で、そこでまたしても疑問が発生。検索でみつけたいろいろな回路ではコンフィグレーション信号のpull upやpull downの仕方はまちまちなのを発見。抵抗値についても1Kのが多いが4.7kとか中途半端なものもあったりする。

もう一度ALTERAのコンフィグレーション関係の資料を詳しく読み直すことにした。それによると一部のコンフィグレーション用出力信号ピンはオープンドレインであることを知る。複数のFPGAをコンフィグレーションするのにパラに接続する必要があるからだと納得。それなら1Kぐらいにしないと立ち上がりがなまるのは確か。電流制限的な意味で1Kというところなんだろう。

あとJTAGのTCLK信号がpull upしているものとpull downしているものがあってどっちが本当だろうと疑問になった。これも調べるとALTERAの資料では1kでpull downせよということになっている。FPGAに電源が入ると内部リセットが解けた時点でJTAGは使用可能になるのでTCLKの立ち上がりが誤って発生するとFPGA内のJTAG TAPコントローラのステートが進んでしまい誤動作につながるのであらかじめpull downすれば立下りは発生しても立ち上がりは生じないことになる。

pull up抵抗値についてはCycloneの資料では10kと大きく異なっている。これはCycloneのコンフィグレーション方式がASモードとそれ以前のFPGAと異なるためだと思われる。JTAG indirect configurationなんかもCyclone特有のものらしい。当面Cycloneのことは心配しなくてもよさそうである。