ログイン
ユーザ名:

パスワード:


パスワード紛失

新規登録
Main Menu
Tweet
Facebook
Line
:-?
フラット表示 前のトピック | 次のトピック
投稿者 スレッド
webadm
投稿日時: 2006-3-20 21:10
Webmaster
登録日: 2004-11-7
居住地:
投稿: 3094
仕上げた結果
HDLでの入力自体は半日もかからなかった。その中でも時間を要したのは各月の最終日がどうだったか調べるのに費やされた。
一年の前半は奇数月が31で偶数が30日だけど後半は偶数が31日で奇数が30日だとはすっかり忘れていた。あと今年が閏年でなく2月の最終日が28日なのを先月のカレンダーで確認。

階層的に記述する仕方を知らないこともあって、一枚岩になってしまったので仕様検討段階で思い描いていたような見通しのよいものとはかけ離れてしまった。やっていることは等価であるが。

いろいろ文法とかいきあたりばったりで書いているのでコンパイルエラーをとるのに少々時間がかかったものの、躓くことはなくコンパイルはすぐ通るようになった。

問題はここからでシミュレーションのためにプリセットのためのテストベクターを与えなければいけないのだがその方法が後になるまでわからなかった。仕方がないのでとりあえず0000年00月00日00分00秒から時計が進むかどうかを確認してみた。この時点で1MHzクロックを分周して1秒を数えるのが気の遠くなる時間だということが判明。急遽クロックを2Hzに落とすように勝手に仕様変更。ふつうは32.768KHzで十分だということに気づく。

それでもさすがに年替わりまで見ることはできないものの、この段階でいくつか記述上の抜けから繰り上がり後に値が保持されないとかの問題を発見。本当はもっとエレガントな記述方法があるのだろうと思うけど、行き当たりばったりで行を追加。

万年時計のAHDLソース

翌日にすっきりした頭でデザインツールのヘルプドキュメントを読み直したらWaveform Editorで任意の波形パターンを入力する方法が判明。さっそくそれを使って仕様検討段階で描いていた代表的なタイミングチャートを試してみる。ちゃんとうごくじゃないか。

代表的なタイミングチャート

ついでに最大の関心事だった閏年判定をチェックしてみる。まずは2000年は閏年なのでその2月29日の日替わりをチェックしてみる。ちゃんと3月1日に替わってくれた。

2000年の2月29日の日替わり

追加で今年は閏年ではないので2月28日の日替わりをチェック。これも問題ない。3月1日に替わった。

今年の2月28日の日替わり

コンパイラーのレポートを見るとI/Oピンはもうだいぶ残り少ないもののLEは半分近くまだ手つかず。まだまだ機能を追加できる余裕がありそうである。nPRESETの他にnUPとかnDOWNとかを追加して指定桁を進めたり戻したりする微調整機能をつけてもよさそうである。これは読者の課題に。合成されている組み合わせ論理がどうなっているか気になるところだが、それほどの量ではないもののちょっと目ではどうなっているのか時間をかけないと読み取れない。

万年カレンダーのFPGAマップレポート

今回少し規模が大きいので遊んでみた感想はいろいろあるものの書ききれないのでまた後日。
フラット表示 前のトピック | 次のトピック

題名 投稿者 日時
   デザインのウォーミングアップ仕上げ webadm 2006-3-20 1:00
   » 仕上げた結果 webadm 2006-3-20 21:10
       仕上げの感想 webadm 2006-3-21 23:10
         7セグメントLEDデコーダー内蔵版もできた webadm 2006-3-22 22:05
           いよいよ製作開始と思ったら webadm 2006-4-2 2:14
             Max+plus IIでもFLEX10Kは使える webadm 2006-4-2 2:48
             先行手配した部品が届いた webadm 2006-4-9 1:01
               FPGAまわりの回路図作成にとりかかる webadm 2006-4-15 21:30
                 部品ライブラリから作らないといけない webadm 2006-4-15 23:38
                   あともう少し webadm 2006-4-19 0:31
                     部品を載せ忘れていた webadm 2006-4-21 2:01
                       図面完成 webadm 2006-4-22 9:32
                         FPGAのピンアサインではまる webadm 2006-4-23 21:01
                           いよいよ万年時計基板製作開始 webadm 2006-5-5 20:59
                             やっとLEDスイッチボード製作完了 webadm 2006-5-7 14:02
                               ダイナミック点灯テスト webadm 2006-5-8 11:25
                                 またしても原因はハンダ付け不良だった webadm 2006-5-9 2:00
                                   FPGAボードも組み上がった webadm 2006-5-12 12:41
                                     火入れしてみた結果 webadm 2006-5-13 2:49
                                       メタステーブルとかではなさそうな気がする webadm 2006-5-13 14:44
                                         条件付きでPassive Serialでのダウンロードは出来た webadm 2006-5-15 2:46
                                           誤動作の例 webadm 2006-5-15 4:25
                                             また一つの事実が明らかに webadm 2006-5-15 5:47
                                               やはり電源とグランドの引き回しが悪いのか webadm 2006-5-17 0:29
                                                 とりあえず万年時計としての動作確認 webadm 2006-5-17 0:49
                                                   自作FPGAボード挙動不審のまとめ webadm 2006-5-20 19:28
                                                     純正ByteBlaster IIだとJTAGが正常に使える時がある webadm 2006-5-20 20:17
                                                       更に驚くべき事実が発覚 webadm 2006-5-20 22:49
                                                         純正でも再現性が悪い事実 webadm 2006-5-20 23:27
                                                           とおもったら今度はまともになった webadm 2006-5-20 23:42
                                                             今度は魔法の手出現 webadm 2006-5-21 4:37
                                                               一転して問題は収束の方向へ向かう webadm 2006-5-21 5:11
                                                                 ぬか喜びだった webadm 2006-5-21 5:54
                                                                   Verilog HDLではまる webadm 2006-5-28 4:38
                                                                     まっさらなディレクトリから始めればVerilog HDLも問題なかった webadm 2006-5-28 19:25
                                                                       verilog HDL版の万年カレンダー時計 webadm 2006-5-30 20:34
                                                                         AHDLとVerilog HDLの比較 webadm 2006-5-31 12:50
                                                                           VHDLでもはまる webadm 2006-6-3 14:26
                                                                             Config ROMでの動作確認はどうしたものか webadm 2006-6-10 14:04
                                                                               15.974MHzのキンセキのオシレーターの謎 webadm 2006-6-11 13:35
                                                                                 Re: 15.974MHzのキンセキのオシレーターの謎 webadm 2006-6-11 15:02
                                                                                   BTTFごっこ webadm 2006-6-12 4:39
                                                                                     NICTのコンテスト webadm 2006-6-15 1:45
                                                                                       FPGAベースIPパケットフィルター webadm 2006-6-15 4:05
                                                                                         AHDLでフィルタリング判定論理書いてみた webadm 2006-6-15 10:15
                                                                                           EP1C6T144C6に入るみたいだ webadm 2006-6-15 18:18
                                                                                             少し工夫 webadm 2006-6-15 20:55
                                                                                               とどのつまりCAM(Content Adressable Memory)だな webadm 2006-6-16 0:59
                                                                                                 CACHEメモリでも良い webadm 2006-6-16 5:08
                                                                                                   とりあえず2wayなら webadm 2006-6-18 16:51

投稿するにはまず登録を
 
ページ変換(Google Translation)
サイト内検索