今まで自作のプログラミングケーブルの実験台にしか使っていなかったトラ技付録のCPLD基板の初めての応用。



まだ世に出ていないI2Cインターフェースのセンサーを模擬するVHDLデザインをFPGAインフォーメーションさんのI2C free IPをベースに作成し本体制御基板と接続するケーブルやロジアナ、オシロ接続用のピンを載せた蛇の目基板に搭載したもの。

波形とか観測してみてわかったのはAlteraのMAX IIは100MHz以上で動作するだけに波形のキレが鋭すぎるということ。slew rateとか制御できないので立ち上がりと立ち下がりはすごいリンギングが観測される。オーバーシュートはI/O電源の3.3vを遙かにこえて5.5vぐらいまで飛び出ている。

なので本体制御基板が時々誤動作したりしてはいけないのでI2C以外の出力信号には1Kのシリーズ抵抗を入れてダンピングする必要があった。それで本体側を観測するとオーバーシュートは皆無となった。本体との間にダイオードクランプが入ってないレベル変換ICが入っているのも一因だけど。

それとプログラミングが時々うまくいかないのは24MHzのクロックオシレータを付けているせいかもしれないということが判明。Quartus II自体からのプログラミングはMAXシリーズのインシステムプログラミングを使用するチェックボックスを外せばプログラミング後に再コンフィグレーションが行われる。以前はそうしていたのを忘れていた。

MAX II特有の内蔵の機能はほとんど使ってないが、使えばもっと本物のセンサーデバイスに近くなるかもしれない。

接続用の3Mコネクタには半田付け部分に初めて熱収縮チューブを使用してみた。むき出しになっているのはハウジングを併せて購入したのだが、少ないピン数用のものを間違って買ってしまったので使えなかった（千石電商で買ったのだが、正しいピン数の札がついた箱に入っていたのを何も疑わずに買ったのだが、違うピン数のものが紛れ込んでいたらしいorz、購入する際はレジに持っていく前に実物を良く確認する必要がある）