Rev 1.1での変更点。

(1) ベース電流制限抵抗値の変更
回路図上は22Kだが実際に作成した基板では10Kが実装されていたことが発覚。後にこの抵抗値を下げることで出力波形のHighレベルをVccに近づけることが可能であることが判明。最終的に調整した結果1Kに全て(R6,R2,R10,R14,R22)変更。

出力イネーブル用のトランジスタのベース電流制限抵抗はRev 1.0では1kを使用していたが、上記の変更に伴い調整の結果10kが好ましい結果を得ることが判明し全て(R8,R4,R12,R16,R24)変更。

(2) プリンターポートからの給電検出回路追加

ALTERAから提供されている各種プログラミングケーブルを利用するツールでByteBlaster IIと同じように出力イネーブルとなるように知られていなかった給電信号ピンをサポートするように変更。Rev 1.0ではnCEピンを使用していたが、これではByteBlaster IIとは互換性が無いことが判明したため。

(3) TCK/DCLK用3state出力バッファを常時出力イネーブルに変更
JTAGの動作に最も影響が大きいTCKのHighレベルを可能な限り高くなるように出力イネーブルバイアス電源をVccからとるように変更。これによりターゲットVccが5.0vの時には約3.0vの出力波形が出るようになった。Rev 1.0では2.0vをやっと超える程度だった。

(4) 各スイッチングトランジスタの給電部分にデカップリングコンデンサを追加

(5) 入力信号バッファの入力にpull up抵抗追加

Byteblaster IIでは弱いpull up抵抗が付いていてTDO等の3state出力信号でもfloatingにならずHに保たれていることが判明。

(6) TCK/DCLK出力の300pコンデンサを削除

出力波形の改善によって必要以上に出力に容量負荷を与えて波形を鈍らせると返って誤動作につながることが判明した。

(7) 入力信号バッファの終段トランジスタの給電をVccではなくプリンターポート給電で制御されたドロップダウン電源を使用するように変更。

既知の問題点：

(a) TCK/DCLK出力信号が常にイネーブルとなる
PCと接続していない状態でもTCK/DCLK出力信号はプログラミングケーブルからドライブされた状態になる。これは信号品質を確保するための暫定的な変更による副作用。コンフィグレーションデバイスが実装された状態でプログラミングケーブルを接続するとデバイス側の出力と衝突する。

(b) ターゲット電源が5.0vではまだ信号品質が十分ではない
ターゲット電源が3.3vの場合はプリンターポートの出力レベル以下になるので十分出力信号をfull swingでドライブできるが、5.0vではターゲット側よりもプリンターポートからの入力レベルが低くなるためどうしてもプリンターポートの入力レベルよりわずかに低い電圧までしかドライブできない。そのため3.0vがMaxとなり、依然としてマージンが少ない。負荷が大きい場合は信号品質が更に悪化する可能性が高い。

(c) レベル変換が完全ではない
当初はDC-DCコンバーターを内蔵するか外部給電もしくはプリンターポートからの給電でターゲットとPCとの間の信号レベル変換を併せて実現するつもりだったが、プリンターポートからの給電電圧が低いのと電力がほとんどとれないことから完全なレベル変換だけでなく、双方向でむしろ信号を減衰させる形になってしまっている。最低限ターゲットの許容レベルを超えるレベルを出力する心配はないものの、既にテスト済みの5.0vと3.3vから更に低いターゲット電圧ではPC側への出力信号レベルが不十分になる可能性が大である。