ログイン
ユーザ名:

パスワード:


パスワード紛失

新規登録
Main Menu
Tweet
Facebook
Line
:-?
フラット表示 前のトピック | 次のトピック
投稿者 スレッド
webadm
投稿日時: 2006-8-17 14:57
Webmaster
登録日: 2004-11-7
居住地:
投稿: 3088
とりあえずISE Simulatorで動作確認
結局ISE SimulatorはいくらEnd timeを長くしてもどうやら一定時間以降は入力信号が変化しなくなるという制限があるらしい。



End Timeは101msでTBWを作成したのだが生成されるテストベンチコードを見てもEnd Timeまではクロックを生成するコードになっているのでシミュレーター内部でどうやら一定時間(3?ms程度)以降は変化しなくなるような制限処理を行っていると思われる。

仕方がないのでデザインを修正して1秒の分周値を10分の1に減らしてクロック周期を20倍(20MHz)にすることで1秒を200倍に短縮し5msで秒替わりが来るようにしたところ制限内で何度か秒替わりの動作を確認できた。



本来はデザインを修正せずに確認したいところだが致し方ない。ハングするように見えるのはTBWのグラフィック描画が異常に時間がかかるためで、最初は短いEnd Timeで作成して後で生成されたテストベンチソースコードをエディタで修正してEnd Timeを書き換えるのがよさそうである。シミュレーション結果の波形の表示は長いEnd Timeでも問題ないので今度からそうしよう。


それとやはり最初にデコードされ表示されるべき年の最上位桁が年レジスタの初期値(initialブロックで初期化しないと不定、初期化するとその値)のままである。プリセットによってレジスタには設定入力がロードされているのだがその出力が変化しないのはおかしい。レジスタの実装はFDCEになっているので更新されれば出力も変化してしかるべきである。



これは実際どうなのかは実機で検証するしかない。もしかしたらシミュレーターの問題なのかもしれない。

それとSimulation結果の表示の仕方もUIがおかしい。横にスクロールしようとしてもすぐ隣のタイミングではなくかなり離れたタイミングまで一気に飛んでしまう。なのでその間のタイミングは見ることができない。なんだこれは。使えない。

なんとか見るためにはズームイン・アウトしながらみたい時間帯がうまく画面に収まるようにするしかない。一旦画面から外れてしまうとスクロールしても見ることはできない。
フラット表示 前のトピック | 次のトピック

題名 投稿者 日時
   万年カレンダー時計回路図(参考用) webadm 2006-5-24 12:25
     デザイン更新 webadm 2006-5-31 12:15
       VHDL版追加その他更新 webadm 2006-6-3 17:45
         Xilinx ISE 8.1iでもOK webadm 2006-8-15 2:35
           ISE 8.1iでのシミュレーション webadm 2006-8-15 19:21
             ISE 8.1iはだめぽ webadm 2006-8-15 19:31
               ISE 8.1iでもISE Simulatorは使える webadm 2006-8-15 19:46
                 Xilinxのデバイスでは動かない可能性が webadm 2006-8-15 20:13
                   やはりISEは評判悪いのは理解できる webadm 2006-8-15 21:08
                     みんなISE Simulator使わないのわかる気がする webadm 2006-8-15 21:58
                       初期化できないカウンターの謎 webadm 2006-8-16 23:45
                         ISE Simulatorのこつ webadm 2006-8-17 0:00
                           ISE Simulatorの制限 webadm 2006-8-17 0:11
                             ISE SimulatorはISE 9.1i以降で直るくさい webadm 2006-8-17 0:15
                               Verilog版での対策 webadm 2006-8-17 1:38
                                 RTL Viewerで見てみると webadm 2006-8-17 2:41
                                   やはりISE Simulatorは長いタイムスケールはだめだ webadm 2006-8-17 3:51
                                   » とりあえずISE Simulatorで動作確認 webadm 2006-8-17 14:57
                                       Xilinxのレジスタ固有の話だったらしい webadm 2006-8-17 23:37
                                         ISE Simulatorでも内部信号が見える webadm 2006-8-19 3:38
                                           やはりISE Simulatorは使わないほうがよさそう webadm 2006-8-19 5:18
                                             Xilinxデバイスをターゲットにした場合のまとめ webadm 2006-8-19 21:35
                                               XilinxのCPLD/FPGAでのレジスタの初期値に関する補足 webadm 2006-8-20 20:07
                                                 意図したのとは違う論理合成結果 webadm 2006-8-24 5:20
                                                   すこし小さくできた webadm 2006-8-24 10:21
                                                     やはりまだあった webadm 2006-8-24 10:48
                                                       よく見るとこれが限界かも webadm 2006-8-25 20:27
                                                         Xilinxの場合は少し最適化が足らない webadm 2006-8-25 21:37
                                                           Xilinxのちょっと納得がいかない点 webadm 2006-8-26 0:16
                                                           XilinxのRTL ViewerはHDL記述の仕方でだいぶ見た目が変わる webadm 2006-8-26 0:48
                                                             XilinxとAlteraの違い webadm 2006-8-27 1:43
                                                               VHDL版が遅い webadm 2006-8-27 2:20
                                                                 RTL Viewerでみても違いがわからない webadm 2006-8-29 0:05
                                                                   Technology Schematicもまったく同一だった webadm 2006-8-29 0:41
                                                                     VHDL版だと入力リストにCLOCK1Mが入っていない webadm 2006-8-29 1:05
                                                                       Coolrunner 2ならほぼ同じ webadm 2006-8-29 1:41
                                                                         やっぱり最適化がおかしい webadm 2006-8-29 2:05
                                                                           ネットリストとVHDL入力で大分結果が違う webadm 2006-8-29 2:15
                                                                             もういちどネットリストをコピーしてやり直してみた webadm 2006-8-29 3:33
                                                                               やぶ蛇でデザインのバグ発覚 webadm 2006-8-29 10:18
                                                                                 今度はVerilog版が大きくなった webadm 2006-8-29 12:07
                                                                                   VHDL版のRTL View webadm 2006-8-29 22:30
                                                                                     VHDL->Verilog変換でいけた webadm 2006-8-31 1:29
                                                                                       とりあえずXilinx対応は収束 webadm 2006-8-31 3:29
                                                                                         XC9500では動かないかも webadm 2006-8-31 5:23
                                                                                           XC9500では十分なsetup時間が必要 webadm 2006-8-31 5:56
     2006/8/29 公開ファイル改訂 webadm 2006-8-29 15:31

投稿するにはまず登録を
 
ページ変換(Google Translation)
サイト内検索