フラット表示 | 前のトピック | 次のトピック |
投稿者 | スレッド |
---|---|
webadm | 投稿日時: 2006-8-24 10:48 |
Webmaster 登録日: 2004-11-7 居住地: 投稿: 3088 |
やはりまだあった nDIGITの論理合成がかなり冗長である。
14桁すべての信号生成に本来関係のない一部の桁のゼロサプレス表示の条件判定に使われる信号が入力に含まれたまったく同じ回路が14桁分出来ている。実際には他の入力信号によってゼロサプレスするかどうかの条件が決まっているとは思うが。もったいないことだ。 どう書き直せば意図したような単純な回路が生成されるのだろうか。たかがcase文ひとつ含む関数とそれを呼ぶassign文だけしかないのに。 |
フラット表示 | 前のトピック | 次のトピック |
投稿するにはまず登録を | |