フラット表示 | 前のトピック | 次のトピック |
投稿者 | スレッド |
---|---|
webadm | 投稿日時: 2006-8-25 20:27 |
Webmaster 登録日: 2004-11-7 居住地: 投稿: 3088 |
よく見るとこれが限界かも Xilinxの合成結果をRTL Viewerで見るとたいそう大規模なネットリストに見えるけど、Technology Viewerのゲートレベルのネットリストにして見るとそんなにたいそうなものではないというのが判明。Technology Viewerで1ページにネットリストを全部表示させてもそんなに大規模ではないこともわかる。
Alteraの合成結果をRTL Viewerで見ると意図した通りに4bitのdispsel値をデコードし16本のnDIGITイネーブル信号にしてそれを極性反転したものと月、日、時、分、秒のレジスタ値からゼロサプレス条件を比較した結果をそれぞれ該当するnDIGIT出力とORしている。Technology mapを見るとそれらはいくつかのLUTをチェインすることで構成されている。これはこれ以上圧縮のしようがないと思われる。 XilinxとAlteraとではRTL ViewerおよびTechnology Viewerと名前は同じでも表示の仕方はまるっきり違っていてどちらも似ていない。Xilinxに至ってはTechnology viewといってもLUTよりももっと低いゲートレベルのネットリスト表示になってしまっていてちょっと違う気もしないではないがこちらの方が論理を追いやすいのは確か。Alteraの場合はLUTベースまでだけどそっから先LUTの論理式を読んで追わなければならないのでちょっと直感的ではない感じ。それでも両者それぞれ違った表示機能や使い勝手があるので使い込んでみないとなんとも。Alteraの場合は関係のないネットリストは表示しないようにラブアウトすることができるのでそれを使って絞り込んでいけば追いやすいのかも。 |
フラット表示 | 前のトピック | 次のトピック |
投稿するにはまず登録を | |