フラット表示 | 前のトピック | 次のトピック |
投稿者 | スレッド |
---|---|
webadm | 投稿日時: 2006-8-27 1:43 |
Webmaster 登録日: 2004-11-7 居住地: 投稿: 3088 |
XilinxとAlteraの違い Alteraでは問題なくコンパイルできる某リファレンスデザインをXilinxでコンパイルしてみたらエラーが出る。
どうもユーザー定義タイプが一部見あたらないらしい。 ちゃんと定義しているのに。 よく見たら定義は小文字で参照は大文字だった。 XilinxのVHDLは大文字と小文字を区別して扱うのか。 定義の方を大文字になおしたらコンパイルが通った。 小規模のデザインを試したところで何もわからないが、わかったことは。 ・Xilinxの論理合成はHDL記述に忠実である。反面解析が浅いので大局的な最適化はしてくれない。 ・Xilinxの場合、論理圧縮はほとんどデバイスへのマッピング以降で行われる。といってもこの段階ではもう大局的な圧縮はできないので局所的なものになる。 ・Xilinxの場合、CPLDとFPGAとでデバイスのアーキテクチャが異なるので最適化方法がデバイス毎に異なるため最適化が後回しにせざるを得ないのかも。 ・Alteraの場合最新のCPLDとFPGAはほぼアーキテクチャが似ているのでネットリスト生成時に共通の最適化をやってしまっている。対局的な最適化も行ってしまうのでHDL記述に忠実とは言えないネットリストができあがる。 ・Xilinxの場合はある程度HDL記述で回路の奥行きが広がらないようにしてやらないと忠実に冗長なネットリストを生成してあとで圧縮がきかなくなってしまいかねない。 |
フラット表示 | 前のトピック | 次のトピック |
投稿するにはまず登録を | |