フラット表示 | 前のトピック | 次のトピック |
投稿者 | スレッド |
---|---|
webadm | 投稿日時: 2006-8-31 5:56 |
Webmaster 登録日: 2004-11-7 居住地: 投稿: 3088 |
XC9500では十分なsetup時間が必要 問題のシミュレーション波形を調べてみるとhold timeバイオレーションというよりはFFのCLK立ち上がりの後に入力が変化しているということが判明。
今までテストベンチ波形作成時のデフォルトsetup時間、15nsのままでXC9500以外では問題なかったが、XC9500は他のデバイスと比べて数倍動作が遅いのでそれでは内部遅延によってCLKに追い越されてしまうのでもっと余裕をもって先に確定していないとだめだということが判明。 テストベンチをRescale timingでsetup時間を50nsに変更してやり直してみたら今度はhold time違反は起きなくなり問題なく動作することが確認された。 今度からテストベンチを作る際には注意しないと。 |
フラット表示 | 前のトピック | 次のトピック |
投稿するにはまず登録を | |