波形をよく見たらタイミングシミュレーションになってないことが判明。

ModelSimだとテストベンチから与えた入力信号の変化から内部のレジスタの入力の変化に伝搬するのに遅延がはっきり反映されるのですがVeritakだとまったく遅延なく同時期に変化しています。

これだとsetup/hold time違反とかは見つけられない感じ。

Veritakはfunctional simulationしかできないのかな？

ああよく見たらSpecify Section is ignored in Veritakって全部出てるじゃないか。

そういうことね。納得。

タイミングシミュレーションはModelSimじゃないとだめね。